本書講解了SystemVerilog語言的工作原理，介紹了類、隨機化和功能覆蓋率等測試手段和概念，并且在創(chuàng)建測試平臺方面提供了很多引導性的建議。本書借助大量的實例說明SystemVerilog的各種驗證方法，以及如何根據(jù)實際的應用情況選擇最優(yōu)的方法達到盡可能高的覆蓋率。而且，重點演示了如何使用面向?qū)ο缶幊?OOP)的方法建立由覆蓋率驅(qū)動并且受約束的基本的隨機分層測試平臺，此外，還論述了SystemVerilog與C語言的接口技術。 本書可供具有一定Vetilog編程基礎的電路工程技術人員使用，也可作為高等院校電子類、自動化類、計算機類的學生參考書。