EDA技術在電子系統設計領域越來越普及，本設計主要利用VHDL和C語言在FPGA實驗板上設計一個電子數字鐘，它的計時周期為24小時，顯示滿刻度為23時59分59秒、。總的程序由幾個各具不同功能的單元模塊程序拼接而成，其中包括分頻程序模塊、時分秒計數模塊、處理器及外設模塊，并且使用QuartusII運用VHDL語言對分頻和計數兩個模塊進行硬件電路設計和電路波形仿真，運用sopc技術嵌入內核并創建了系統所需的外部設備FLASH和SRAM軟件通過使用NiosII運用C語言進行編程然后下載到硬件電路中,并在FPGA實驗板上進行調試和驗證。該設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VH