基于MIPS指令集的32位五級流水線的CPU設計與Verilog實現。該CPU可以實現28條基本指令。基于SMIC 0.25μm工藝庫，使用Design Compile與NC Verilog對設計分別進行邏輯綜合和后仿，根據面積、時序等信息對設計進行了優化。最后，為該CPU添加了共享總線，以及UART與GPIO接口，實現了一個簡單的SoC，并編寫了測試代碼，在Modelsim上完成了功能仿真和時序仿真。