91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
AI
其他
verilog時鐘
收藏(0)
大小: 3KB
文件類型: .v
金幣: 1
下載: 0 次
發(fā)布日期: 2021-05-13
語言
:
其他
標簽
:
verilog
??
時鐘
??
高速下載
資源簡介
采用verilog語言,運行在FPGA上的時鐘程序,包括小時、分鐘、秒,進行計時、
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
王者榮耀的一些英雄,銘文,裝備,召喚師技能基本信息
下一篇:
PID算法溫度控制
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關(guān)資源
STM32 led 時鐘
基于MIPS指令集的32位CPU設(shè)計與Verilog語
Verilog FPGA UART串口控制器
單片機電子時鐘 鬧鐘 日歷
gmsk調(diào)制在FPGA上實現(xiàn)
一個簡單的verilog編寫的DMA IP CORE,和
硬件課程設(shè)計—流水燈(quartus軟件
Verilog按鍵代碼
verilog的PCI源代碼,非常詳細,頂層模
單片機數(shù)字時鐘包附電路圖 源程序
軟件方法測試RTX時鐘
(MFC) 時鐘日期程序
CPLD Verilog數(shù)字密碼鎖 源碼
verilog 實現(xiàn)任意分頻方法
DE2模擬的交通紅綠燈
圖形學集成程序dda、中點算法、多邊
SPI Master 的Verilog源代碼
基于VGA的Flappy Bird的Verilog實現(xiàn)(源碼
數(shù)字鐘
Verilog的135個經(jīng)典設(shè)計
verilog 4×4矩陣鍵盤
Quartus EDA交通燈控制電路的設(shè)計實訓報
FPGA按鍵消抖
用Verilog語言寫的CPLD和MCU通訊的SPI接口
ARM9指令cache的verilog代碼
flash透明時鐘140個
ddr_verilog
actel fpga外部輸入時鐘毛刺問題排查與
FPGA實現(xiàn)單極性SPWM調(diào)制
uart_tx.zip
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
川公網(wǎng)安備 51152502000135號
蜀ICP備17041055號
舉報郵箱softcode@aliyun.com