資源簡介
實驗內容：
題目： 4位并行乘法器的電路設計與仿真
功能要求：
1. 實現4位串行乘法器的電路設計;
2. 帶異步清零端；
3. 輸出為8位；
4. 單個門延遲設為5 ns。
5. 設要有完整的組合邏輯電路設計步驟；
6. 每一步驟完成要正確合理；
7. 設計電路時分模塊測試。
及實驗結果都有在內
代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????文件??????17522??2009-12-16?14:23??結果1.jpg
?????文件?????190464??2009-12-14?17:31??數字電路課程設計.ppt
?????文件?????106496??2009-12-15?18:56??四位并行乘法器.doc
?????文件???????4291??2009-12-17?09:19??2009.12.18.txt
?????文件??????98402??2009-12-16?14:22??結果.jpg
-----------?---------??----------?-----??----
???????????????417175????????????????????5
-----------?---------??----------?-----??----
?????文件??????17522??2009-12-16?14:23??結果1.jpg
?????文件?????190464??2009-12-14?17:31??數字電路課程設計.ppt
?????文件?????106496??2009-12-15?18:56??四位并行乘法器.doc
?????文件???????4291??2009-12-17?09:19??2009.12.18.txt
?????文件??????98402??2009-12-16?14:22??結果.jpg
-----------?---------??----------?-----??----
???????????????417175????????????????????5
評論
共有 條評論
川公網安備 51152502000135號