DMA讀的操作相對復雜，需要FPGA向主機發出讀請求，主機再返回數據。FPGA控制邏輯必須計算發起了多少個讀TLP請求，再計算收到的數據是否足夠。 一般來說FPGA可以一次發送所有的讀請求，然后按照順序接收數據即可。但是某些主板并不一定是按照請求的順序返回數據的情況，可能后發出的請求先返回數據，屬于主機亂序執行的現象。要么FPGA一次只發一個讀請求，等數據收到了再發現一個讀請求—但是效率就對不起了；要么對亂序情況進行特殊處理，XAPP1052還沒有解決該問題。