本設(shè)計(jì)是基于fpga的浮點(diǎn)乘法器設(shè)計(jì)，兩個(gè)浮點(diǎn)數(shù)用ieee754標(biāo)準(zhǔn)表示，程序采用的verilog語(yǔ)言