LPM_ROM和LPM_RAM設(shè)計(jì) 一 實(shí)驗(yàn)?zāi)康? 掌握FPGA中LPM_ROM的設(shè)置： 1 作為只讀寄存器ROM的工作特性和配置方法； 2 學(xué)習(xí)將程序代碼或數(shù)據(jù)以MIF格式文件加載于LPM_ROM中； 掌握l(shuí)pm_ram_dp的參數(shù)設(shè)置和使用方法： 1 掌握l(shuí)pm_ram_dp作為隨即存儲(chǔ)器RAM的設(shè)置； 2 掌握l(shuí)pm_ram_dp的工作特性和讀寫方法； 3 掌握l(shuí)pm_ram_dp的仿真測(cè)試方法。 二 實(shí)驗(yàn)要求 1 LPM_ROM定制和測(cè)試 LPM_ROM的參數(shù)設(shè)置： LPM_ROM中數(shù)據(jù)的寫入，即初始化文件的編寫； LPM_ROM的實(shí)際應(yīng)用，在GW48實(shí)驗(yàn)臺(tái)上用N0.0電路模式測(cè)試。 2 LPM_RAM定制和測(cè)試 LPM_RAM的參數(shù)設(shè)置； LPM_RAM的實(shí)際應(yīng)用，在GW48實(shí)驗(yàn)臺(tái)上用N0.0電路模式測(cè)試。 三 實(shí)驗(yàn)原理 用戶可編程硬件FPGA芯片設(shè)計(jì)，有許多可調(diào)用參數(shù)化庫(kù)模塊LPM（Library Parameterized Modules）,課直接調(diào)用設(shè)置，利用嵌入式陣列塊EAB（Embed Array Block）構(gòu)成lpm_ROM，lpm_RAM等各種存儲(chǔ)器結(jié)構(gòu)。 Lpm_ROM有5組信號(hào)： 地執(zhí)信號(hào)address[]； 數(shù)據(jù)信號(hào)q[]; 時(shí)鐘信號(hào)inclock、outclock; 允許信號(hào)memenable. 其參數(shù)是可以設(shè)定的。由于ROM是只讀寄存器，它的數(shù)據(jù)口試單向的輸出端口，數(shù)據(jù)是在對(duì)FPGA現(xiàn)場(chǎng)配置時(shí)，通過(guò)配置文件一起寫入存儲(chǔ)單元的。 Lpm_ram_dq的輸入/輸出信號(hào)如下： 地址信號(hào) address[]; RAM_dqo的存儲(chǔ)單元地址； 數(shù)據(jù)輸入信號(hào)DATA[] RAM_dqo的數(shù)據(jù)輸入端； 數(shù)據(jù)輸出信號(hào)Q[]； RAM_dqo的數(shù)據(jù)輸出端； 時(shí)鐘信號(hào)CLK; 讀/寫時(shí)鐘脈沖信號(hào)； 讀寫信號(hào)W/R 讀/寫控制信號(hào)端 數(shù)據(jù)從總線端口DATA[]輸入。丹輸入數(shù)據(jù)和地址準(zhǔn)備好以后，由于在inclock上的信號(hào)是地址鎖存時(shí)鐘，當(dāng)信號(hào)上升沿到來(lái)時(shí)，地址被鎖存，于是數(shù)據(jù)被寫入存儲(chǔ)單元。數(shù)據(jù)的讀出控制是從A[]輸入存儲(chǔ)單元地址，在CLK信號(hào)上升沿到來(lái)時(shí)，該單元數(shù)據(jù)從Q[]輸出。W/R為讀/寫控制端，低電平時(shí)進(jìn)行讀操作，高電平時(shí)進(jìn)行寫操作； 四 實(shí)驗(yàn)步驟