資源簡介
Verilog 實現 Splitter、 ALU、EXT、格雷碼計數器、表達式狀態機
代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????文件????????827??2018-10-28?10:05??Project1\alu.v
?????文件????????808??2018-10-28?10:29??Project1\ext.v
?????文件????????941??2018-10-30?07:23??Project1\four.v
?????文件???????1093??2018-10-28?14:34??Project1\gray.v
?????目錄??????????0??2018-12-13?21:23??Project1
-----------?---------??----------?-----??----
?????????????????3669????????????????????5
-----------?---------??----------?-----??----
?????文件????????827??2018-10-28?10:05??Project1\alu.v
?????文件????????808??2018-10-28?10:29??Project1\ext.v
?????文件????????941??2018-10-30?07:23??Project1\four.v
?????文件???????1093??2018-10-28?14:34??Project1\gray.v
?????目錄??????????0??2018-12-13?21:23??Project1
-----------?---------??----------?-----??----
?????????????????3669????????????????????5
評論
共有 條評論
川公網安備 51152502000135號