32位浮點數加法器 也算是減法器 其中32位浮點數用的是IEEE 754標準表示的 根據別人的改寫的 有問題歡迎大家指出 信號定義不是很完整 verilog編寫的