91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
AI
其他
fpu(浮點加減乘除運算單元)的verilog代碼和tb代碼
收藏(0)
大小: 364KB
文件類型: .gz
金幣: 1
下載: 0 次
發布日期: 2021-06-11
語言
:
其他
標簽
:
fpu
??
verilog
??
tb
??
代碼
??
高速下載
資源簡介
fpu(浮點加減乘除運算單元)的verilog代碼和tb代碼 轉自opencores。 加減乘除
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
1-wire總線verilog代碼(with testbench)
下一篇:
自己設計的d觸發器hspice代碼,利用傳輸門,可在hspice仿真
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關資源
Azure開發教程:Azure_Serverless_Computing
Power Electronic Converters Modeling and Contr
實驗三 消息中間件應用開發:Active
基于stm32f103ve的程序——跑馬燈實驗
雙木三林_XMOS driver V4.6
AN_BLE-SDKDH-C1_Teli
nk BLE SDK DeveloperHan
HAP_Advanced_PDF_Password_Recovery 5.05
Histamine excites rat lateral vestibular nucle
USB.Over.Network.Server 注冊機
Uninstall_Cortana_WINCLIENT.CN.rar
B/S 網上訂餐系統
基于MIPS指令集的32位CPU設計與Verilog語
Verilog FPGA UART串口控制器
gmsk調制在FPGA上實現
DXperienceUniversal 10.1.6(2010年8月13日版
一個簡單的verilog編寫的DMA IP CORE,和
VESA Computer Display Monitor Timing (DMT)
硬件課程設計—流水燈(quartus軟件
DevExpress之TreeList使用示例
Verilog按鍵代碼
verilog的PCI源代碼,非常詳細,頂層模
430系列單片機USBFET下載驅動
代碼客:G-TcpServer(IOCP) 1.0 正式版及
SOCKET 網絡編程 計算機網絡 作業 客戶
dreamweaver網頁制作實例
CPLD Verilog數字密碼鎖 源碼
CS Selective Color Correct
線程同步機制-AutoResetEvent
verilog 實現任意分頻方法
CJLibrary Version 6.09
×
×
關于
發布源碼
版權說明
川公網安備 51152502000135號
蜀ICP備17041055號
舉報郵箱softcode@aliyun.com