資源簡介
此程序用verilog編寫的RAM模塊，各種端口信號都有，已經通過仿真驗證。
代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????文件????????666??2010-02-03?22:35??ram\ram.v
?????目錄??????????0??2010-03-03?15:21??ram
-----------?---------??----------?-----??----
??????????????????666????????????????????2
-----------?---------??----------?-----??----
?????文件????????666??2010-02-03?22:35??ram\ram.v
?????目錄??????????0??2010-03-03?15:21??ram
-----------?---------??----------?-----??----
??????????????????666????????????????????2
- 上一篇：SignIn-master.zip
- 下一篇：verilog編寫的偽隨機序列發生器
評論
共有 條評論
川公網安備 51152502000135號