本文使用實例描述了在FPGA/CPLD上使用VHDL進行分頻器設計，包括偶數分頻、非50%占空比和50%占空比的奇數分頻、半整數（N+0.5）分頻、小數分頻、分數分頻以及積分分頻。