針對信道化濾波器要求運算速度快、消耗資源多、難以實時處理的突出問題, 從多相濾波器, 信道化濾波器 的結構、原理和運算效率分析出發, 推導了一種基于多相帶通結構的信道化濾波器算法模型。這種算法將現有多 相結構信道化濾波器模型中的低通設計改為帶通設計, 實現了復數乘法運算全部集中在帶通濾波環節當中, 并 采用協調分級DFT 算法的實現方案, 大幅度節省了硬件資源, 提高了運算效率, 實現了信道化濾波器在通用 FPGA 和DSP 芯片中的實時處理, 硬件仿真結果驗證了算法模型的正確性和有效性。