隨著計算機在人們生活中重要性和不可或缺性的提高，為了更方便的為大眾使用，發展計算機性能成為IT行業的熱點，但計算機的內部結構極其復雜，為了便于研究便產生了模型計算機。 本文完成了基于VHDL的8位模型計算機的設計與實現。文中首先闡述了8位模型計算機的原理，然后對其十個功能模塊（算術邏輯運算單元，累加器，控制器，地址寄存器，程序計數器，數據寄存器，存儲器，節拍發生器，時鐘信號源，指令寄存器和指令譯碼器）進行了分析與設計。最后在Quartus II 9.0環境下進行了仿真，完成了8位模型計算機的整體實現11。