91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
其他
上傳
VIP購(gòu)買
登錄
注冊(cè)賬號(hào)
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
AI
其他
[fpga][ax301][verilog]彩燈顯示控制
收藏(0)
大小: 11.18MB
文件類型: .7z
金幣: 1
下載: 0 次
發(fā)布日期: 2023-07-12
語(yǔ)言
:
其他
標(biāo)簽
:
verilog
??
高速下載
資源簡(jiǎn)介
"課題是基于FPGA多功能彩燈控制器的設(shè)計(jì),功能是用到三個(gè)模塊,第一個(gè)按鍵按下時(shí),數(shù)碼管顯示1,彩燈點(diǎn)亮第一種模式,第二個(gè)按鍵按下,數(shù)碼管顯示2,彩燈亮第二種,以此類推至少4種模式的估計(jì)"
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
STM32中文參考手冊(cè)_V10
下一篇:
Computational Fluid Dynamics - Principles and Applications - J. Blazek.pdf
挑錯(cuò)
打印
評(píng)論
共有
條評(píng)論
舉報(bào)
頂一次
踩一次 1400 次
相關(guān)資源
FPGA設(shè)計(jì)的實(shí)戰(zhàn)演練 高級(jí)技巧篇.zip
基于verilog的亮度jpeg壓縮算法
SystemVerilog驗(yàn)證 測(cè)試平臺(tái)編寫指南pd
8051軟核處理器設(shè)計(jì)實(shí)戰(zhàn).pdf
夏宇聞SystemVerilog+驗(yàn)證方法學(xué).pdf
Verilog SOPC高級(jí)實(shí)驗(yàn)教程
大西瓜FPGA開發(fā)板例程源碼
SoC設(shè)計(jì)方法與實(shí)現(xiàn)(郭煒).pdf
Verilog HDL經(jīng)典黑金資料入門教程+精講
設(shè)計(jì)與驗(yàn)證:Verilog HDL(清晰PDF).p
Verilog HDL數(shù)字設(shè)計(jì)與綜合 夏宇聞譯第
X-HDL v4.21 +破解工具+破解教程
EDA技術(shù)實(shí)用教程-VerilogHDL版(第四版)
Verilog HDL設(shè)計(jì)與實(shí)戰(zhàn) 配套PDF part_2/2
Verilog傳奇從電路出發(fā)的HDL代碼設(shè)計(jì)
verilog夏宇聞第二版pdf
VerilogHDL數(shù)字集成電路設(shè)計(jì)原理與應(yīng)用
基于FPGA的數(shù)字示波器
黑金Sparten6開發(fā)板AX309 Verilog教程V3.1
基于Verilog HDL的數(shù)字系統(tǒng)應(yīng)用設(shè)計(jì)
Design Recipes for FPGAs Using Verilog and VHD
RS485 Verilog通信程序及開發(fā)資料
Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[夏宇聞]第四
Altera FIFO開發(fā)資料
基于Quartus II的數(shù)字系統(tǒng)Verilog HDL設(shè)計(jì)
[從零開始學(xué)CPLD和Verilog.HDL編程技術(shù)
學(xué)習(xí)verilog語(yǔ)言,基于ISE系統(tǒng)
FPGA自學(xué)筆記--設(shè)計(jì)與驗(yàn)證
夏宇聞Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(第
黑金Sparten6開發(fā)板Verilog教程V1.6.pdf
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
川公網(wǎng)安備 51152502000135號(hào)
蜀ICP備17041055號(hào)
舉報(bào)郵箱softcode@aliyun.com