?屬性????????????大小?????日期????時(shí)間???名稱
-----------?---------??----------?-----??----
?????文件?????1475584??2013-05-13?11:16??第10章?Verilog狀態(tài)機(jī)設(shè)計(jì)技術(shù).ppt
?????文件?????1242624??2013-05-14?14:46??第11章?16位實(shí)用CPU創(chuàng)新設(shè)計(jì).ppt
?????文件?????1527808??2013-05-14?15:22??第12章?MCU與FPGA片上系統(tǒng)開發(fā).ppt
?????文件??????566272??2013-05-14?15:57??第13章?Verilog語(yǔ)句語(yǔ)法補(bǔ)遺.ppt
?????文件??????701952??2013-05-14?16:38??第14章?Verilog?Test?Bench仿真.ppt
?????文件??????307200??2013-05-09?11:32??第1章?EDA技術(shù)概述.ppt
?????文件?????1089024??2013-05-09?15:34??第2章?FPGA與CPLD的結(jié)構(gòu)原理.ppt
?????文件??????707072??2013-05-09?16:35??第3章?組合電路的Verilog設(shè)計(jì).ppt
?????文件?????1638912??2013-05-12?11:22??第4章?時(shí)序仿真與硬件實(shí)現(xiàn).ppt
?????文件?????1213440??2013-05-12?11:58??第5章?時(shí)序電路的Verilog設(shè)計(jì).ppt
?????文件?????1325568??2013-05-12?14:57??第6章?Quartus?II應(yīng)用深入.ppt
?????文件?????2449920??2013-05-12?16:36??第7章?LPM宏模塊的應(yīng)用.ppt
?????文件?????1090048??2013-05-12?17:59??第8章?Verilog設(shè)計(jì)深入.ppt
?????文件??????956416??2013-05-13?10:17??第9章?Verilog系統(tǒng)設(shè)計(jì)優(yōu)化.ppt