?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----

?????文件?????803328??2013-08-12?19:43??PPT\第10章??完整的設(shè)計流程.ppt

?????文件?????425984??2013-08-09?16:09??PPT\第1章??Verilog?HDL入門簡介.ppt

?????文件?????988672??2017-08-17?07:56??PPT\第2章??Verilog?HDL門級建模.ppt

?????文件?????760832??2017-08-17?08:48??PPT\第3章??Verilog?HDL數(shù)據(jù)流級建模.ppt

?????文件?????704512??2017-08-17?08:55??PPT\第4章??Verilog?HDL行為級建模.ppt

?????文件?????734208??2017-08-17?08:09??PPT\第5章??函數(shù)、任務(wù)與編譯指令.ppt

?????文件?????582656??2017-08-17?08:10??PPT\第6章??Verilog?HDL測試模塊.ppt

?????文件?????598528??2017-08-17?08:15??PPT\第7章??可綜合模型的設(shè)計.ppt

?????文件?????688640??2017-08-17?09:14??PPT\第8章??有限狀態(tài)機的設(shè)計.ppt

?????文件?????510464??2013-08-11?21:38??PPT\第9章??常用功能電路的HDL模型.ppt

?????目錄??????????0??2018-03-05?17:25??PPT

-----------?---------??----------?-----??----

??????????????6797824????????????????????11