資源簡介
包含英文技術(shù)手冊,及國內(nèi)實(shí)際開發(fā)者編寫的教程;另外,也會(huì)上傳system verilog的中文教程,便于理解UVM的開發(fā)。通用驗(yàn)證方法學(xué)(Universal Verification Methodology, UVM)是一個(gè)以SystemVerilog類庫為主體的驗(yàn)證平臺(tái)開發(fā)框架,驗(yàn)證工程師可以利用其可重用組件構(gòu)建具有標(biāo)準(zhǔn)化層次結(jié)構(gòu)和接口的功能驗(yàn)證環(huán)境。

代碼片段和文件信息
?屬性????????????大小?????日期????時(shí)間???名稱
-----------?---------??----------?-----??----
?????文件????2304614??2018-07-10?14:14??uvm_users_guide_1.2.pdf
?????文件????6708042??2018-07-25?11:22??UVM_chinaese.pdf
-----------?---------??----------?-----??----
??????????????9012656????????????????????2
-----------?---------??----------?-----??----
?????文件????2304614??2018-07-10?14:14??uvm_users_guide_1.2.pdf
?????文件????6708042??2018-07-25?11:22??UVM_chinaese.pdf
-----------?---------??----------?-----??----
??????????????9012656????????????????????2
評論
共有 條評論