91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
AI
其他
16QAM調(diào)制解調(diào)系統(tǒng)的FPGA實(shí)現(xiàn)
收藏(0)
大小: 2.44MB
文件類型: .doc
金幣: 1
下載: 0 次
發(fā)布日期: 2023-08-16
語言
:
其他
標(biāo)簽
:
16QAM
??
FPGA
??
實(shí)現(xiàn)
??
高速下載
資源簡介
詳細(xì)介紹了16QAM的調(diào)制和解調(diào)原理以及在FPGA下的算法實(shí)現(xiàn)與仿真。
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
梅安新遙感導(dǎo)論全書電子版
下一篇:
《編譯原理》課后習(xí)題答案 清華大學(xué)出版社第二版1~13章完整整合版
挑錯
打印
評論
共有
條評論
舉報(bào)
頂一次
踩一次 1400 次
相關(guān)資源
實(shí)驗(yàn)三 消息中間件應(yīng)用開發(fā):Active
FPGA實(shí)現(xiàn)PID.v
基于FPGA的sdi視頻傳輸工程(k7_sdi_rx
FPGA彩條顯示
計(jì)算機(jī)圖形學(xué) 邊填充算法實(shí)現(xiàn)代碼
Actionsc
ript 1.0實(shí)現(xiàn)能跟隨鼠標(biāo)運(yùn)動的
基于藍(lán)牙4.0的設(shè)備通信方案設(shè)計(jì)與實(shí)
Xilinx-FPGA-引腳功能詳細(xì)介紹.doc
基于xilinx FPGA的PCIe設(shè)計(jì)實(shí)戰(zhàn)
基于PCIe的FPGA動態(tài)配置設(shè)計(jì)與實(shí)現(xiàn)
為什么工程師要掌握FPGA開發(fā)知識?
SSM+Shiro+redis實(shí)現(xiàn)單點(diǎn)登陸
使用選擇性重傳協(xié)議實(shí)現(xiàn)UDP可靠通信
實(shí)現(xiàn)小波變換例子 upcoef 函數(shù)
圖像二維小波變換的實(shí)現(xiàn)源代碼
棧的實(shí)現(xiàn)及應(yīng)用,六種基本算法
數(shù)字頻率合成dds正弦波基于FPGA的DDS產(chǎn)
用匯編實(shí)現(xiàn)的學(xué)生成績檔案管理系統(tǒng)
pb 實(shí)現(xiàn)仿BS界面 dw菜單 powerbuild
基于MIPS指令集的32位CPU設(shè)計(jì)與Verilog語
Verilog FPGA UART串口控制器
python實(shí)現(xiàn)的ftp自動上傳、下載腳本
jQuery ajax實(shí)現(xiàn)簡單登錄驗(yàn)證
編程實(shí)現(xiàn)二維DCT變換
用Socket編程實(shí)現(xiàn)FTP
gmsk調(diào)制在FPGA上實(shí)現(xiàn)
用51單片機(jī)實(shí)現(xiàn)G代碼翻譯
NRF24L01實(shí)現(xiàn)51與STM32雙向通訊
大數(shù)(鏈表、數(shù)組)實(shí)現(xiàn)
一個簡單的verilog編寫的DMA IP CORE,和
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
川公網(wǎng)安備 51152502000135號
蜀ICP備17041055號
舉報(bào)郵箱softcode@aliyun.com