?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----

?????文件??????14721??2004-07-31?00:28??王金明：《Verilog?HDL程序設計教程》\chap10\acc.acf

?????文件???????1510??2004-07-31?00:28??王金明：《Verilog?HDL程序設計教程》\chap10\acc.hif

?????文件????????582??2003-12-04?22:13??王金明：《Verilog?HDL程序設計教程》\chap10\acc.v

?????文件????????273??2003-12-06?16:09??王金明：《Verilog?HDL程序設計教程》\chap10\accn.v

?????文件????????132??2003-11-25?19:32??王金明：《Verilog?HDL程序設計教程》\chap10\add8.v

?????文件????????313??2003-12-06?19:02??王金明：《Verilog?HDL程序設計教程》\chap10\adder8.v

?????文件????????190??2003-12-04?22:15??王金明：《Verilog?HDL程序設計教程》\chap10\block1.v

?????文件????????191??2003-12-04?22:15??王金明：《Verilog?HDL程序設計教程》\chap10\block2.v

?????文件????????183??2003-12-04?22:15??王金明：《Verilog?HDL程序設計教程》\chap10\block3.v

?????文件????????191??2003-12-04?22:16??王金明：《Verilog?HDL程序設計教程》\chap10\block4.v

?????文件???????1371??2003-12-06?19:05??王金明：《Verilog?HDL程序設計教程》\chap10\control.v

?????文件????????946??2003-12-06?19:04??王金明：《Verilog?HDL程序設計教程》\chap10\fsm.v

?????文件????????327??2003-12-04?22:16??王金明：《Verilog?HDL程序設計教程》\chap10\longframe1.v

?????文件????????401??2003-12-04?22:17??王金明：《Verilog?HDL程序設計教程》\chap10\longframe2.v

?????文件????????872??2003-12-04?22:01??王金明：《Verilog?HDL程序設計教程》\chap10\pipeline.v

?????文件????????214??2003-12-04?22:10??王金明：《Verilog?HDL程序設計教程》\chap10\reg8.v

?????文件????????227??2003-12-04?22:02??王金明：《Verilog?HDL程序設計教程》\chap10\resource1.v

?????文件????????319??2003-12-04?22:02??王金明：《Verilog?HDL程序設計教程》\chap10\resource2.v

?????文件???????2068??2003-12-04?22:48??王金明：《Verilog?HDL程序設計教程》\chap11\account.v

?????文件???????3602??2003-12-04?22:43??王金明：《Verilog?HDL程序設計教程》\chap11\clock.v

?????文件????????304??2003-12-04?22:24??王金明：《Verilog?HDL程序設計教程》\chap11\count10.v

?????文件????????312??2003-12-06?19:08??王金明：《Verilog?HDL程序設計教程》\chap11\fre_ctrl.v

?????文件????????155??2003-12-04?22:24??王金明：《Verilog?HDL程序設計教程》\chap11\latch_16.v

?????文件????????889??2003-12-06?19:07??王金明：《Verilog?HDL程序設計教程》\chap11\paobiao.v

?????文件????????918??2003-12-04?22:37??王金明：《Verilog?HDL程序設計教程》\chap11\sell.v

?????文件???????3265??2003-12-04?22:31??王金明：《Verilog?HDL程序設計教程》\chap11\song.v

?????文件???????1815??2003-12-04?22:27??王金明：《Verilog?HDL程序設計教程》\chap11\traffic.v

?????文件???????1060??2003-12-04?22:52??王金明：《Verilog?HDL程序設計教程》\chap12\add_ahead.v

?????文件????????134??2003-11-25?19:50??王金明：《Verilog?HDL程序設計教程》\chap12\add_bx.v

?????文件????????659??2003-12-04?22:51??王金明：《Verilog?HDL程序設計教程》\chap12\add_jl.v

............此處省略136個文件信息