本文的主體部分首先詳細(xì)描述了處理器各個獨立功能模塊的設(shè)計，為后續(xù)的整體設(shè)計實現(xiàn)提供邏輯功能支持。隨后按照單周期、多周期、流水線的順序，循序漸進(jìn)的圍繞著指令執(zhí)行過程中需經(jīng)歷的五個階段，詳細(xì)描述了3個版本的處理器中各階段的邏輯設(shè)計。在完成了各個版本的CPU的整體邏輯設(shè)計后，通過Quartus II時序仿真軟件在所設(shè)計的CPU上運行了測試程序，測試輸出波形表明了處理器邏輯設(shè)計的正確性。 附錄包含了三個版本處理器實現(xiàn)的源碼。