本設計是利用EDA技術設計的電路, 該信號發(fā)生器輸出信號的頻率范圍為20Hz～20KHz，幅度的峰-峰值為0.3V～5V兩路信號之間可實現(xiàn)0°～359°的相位差。側重敘述了用FPGA來完成直接數(shù)字頻率合成器(DDS)的設計