設計一種工作在1.2 V低電源電壓下的折疊混頻器。混頻器電路采用折疊結構和電流復用技術,降低電源電壓,減小直流功耗,降低噪聲、提高增益和線性度。跨導級采用交流耦合互補跨導進一步降低電源電壓。混頻器設計基于SMIC0.18μm標準CMOS工藝。仿真結果表明:輸入射頻頻率和輸出中頻頻率為2.5 GHz和100 MHz時,IIP3為3.857 dBm,NF為5.257 dB,轉換增益為9.787 dB,功耗為5.22 mW。