91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
AI
其他
基于quartus II的VHDL數字鐘設計
收藏(0)
大小: 4.70MB
文件類型: .rar
金幣: 2
下載: 0 次
發布日期: 2024-01-17
語言
:
其他
標簽
:
VHDL
??
鬧鐘開關
??
整點報時
??
高速下載
資源簡介
1.進行正常的時、分計時功能,二十四小時制計時 2.由數碼管顯示24h、60min 3.設置時間 4.整點報時 5.鬧鐘功能
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
myeclipse2017 ci10 破解工具親測可用
下一篇:
使用LabVIEW軟件進行數據采集和信號處理的10大理由
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關資源
2.5分頻VHDL源程序
8位二進制計數器vhdl源程序及原理圖
數字式秒表設計vhdl
卷積碼的viterbi維特比譯碼算法的FPG
VHDL 語法 IEEE std 1076-2008
eda信號發生器的設計VHDL
4*4鍵盤編碼器,VHDL語言
基于VHDL語言設計交通燈的設計
數字頻率計 VHDL代碼
basys3_VHDL_數字秒表
完整版 VHDL設計數字電子時鐘
VHDL電子萬年歷
vhdl語言電子琴設計
課設——基于VHDL的多功能電子鐘()
基于Verilog VHDL的ARINC429通信設計
EDA課程設計--交通燈VHDL
基于VHDL的貪吃蛇小游戲
VHDL語言100例詳解.
用FPGA實現AM調制的VHDL程序
基于FPGA的數字秒表設計
FPGA 雙口RAM讀寫控制 VHDL
VHDL語言教程(精華)
VHDL六層電梯設計
數字電路EDA入門 -VHDL程序集
FPGA波形發生器程序VHDL
華為FPGA設計全套
VHDL使用教程---電子科技大學出版社
vhdl dds 方波 正弦波 信號發生器
偽隨機碼 FPGA源代碼及仿真分析
很好的modelsim教程( verilog vhdl都有)
×
×
關于
發布源碼
版權說明
川公網安備 51152502000135號
蜀ICP備17041055號
舉報郵箱softcode@aliyun.com