清華大學(xué)電子系微機(jī)原理課程設(shè)計(jì)題目。4人合作完成。 包含CPU的VHDL、Verilog源代碼、仿真文件、波形結(jié)果、系統(tǒng)框圖、實(shí)驗(yàn)報(bào)告、以及一個(gè)簡易匯編器的源代碼和可執(zhí)行文件。 Quartus仿真實(shí)現(xiàn)了32位RISC微處理器，支持?jǐn)?shù)據(jù)處理（包括乘除法），數(shù)據(jù)傳送，子程序調(diào)用，中斷及跳轉(zhuǎn)。時(shí)序仿真主頻可達(dá)70MHz。 采用Tomasulo算法處理指令流水中的數(shù)據(jù)相關(guān)，并提出了一種對Tomasulo就夠的改進(jìn)。設(shè)計(jì)了Cache結(jié)構(gòu)提高訪存效率。