74LS161異步置零法構成任意進制計數器的Multisim仿真
任駿原74LS161異步置零法構枃成任意進制計數器的 Multisim仿真 態輸出信號QQQQ,其中四蹤示波器ⅹSCl同步顯示CLK環,仿真實驗結果和圖1所示狀態圖的要求一致。 及~CLR信號,四蹤示波器XSC2同步顯示QA1QQD信號,兩 個示波器的面板以部分重疊方式顯示,如圖3所示,且兩個面4結束語 板的 Timebase區中的 Scale、 K position要設置一致,顯示一個 由于受實驗儀器的限制無法對計數器工作波形進行硬 計數循環周期的波形 件實驗驗證,主要是,現有的信號發生器不能產生多路同步 4)過渡態及~CLR異步置零信號的延時 信號,現有的示波器多為雙蹤示波器無法同時觀測多路波 圖2中U2A與非門74LS00用于在過渡態形成~CLR=0形,用 Multisim軟件仿真解決了這一問題。 的異步置零信號,為能明顯觀察過渡態、CLR信號的形成過 本文的仿真電路,用2個四蹤示波器以時序波形圖形式 稈,需對與非門74Ls00的上升延遲吋間及下降廷遲吋間進顯示計數器輸出狀態,可直觀顯示計數過稈、過渡狀態形 行增大設置,通過 Edit model設置成 rise delay=005ms,fal成~CLR=0信號的過程及狀態變化與時鐘脈沖信號邊沿的對 dlay=0.05ms,使74Ls00的平均延遲時間t=0.05ms,亦應關系 可大于或小于0.05ms,以能明顯顯示過渡狀態及異步置零 所述方法具有文際應用意義 信號為原則,但不能大于時鐘信號的局期。 參考文獻 3仿真結果分析 []任駿原,騰香,馬敬敏.數宇電子技術實驗[M.沈陽:東北大 學出版社,2010 仿真顯示的時序波形圖如圖3所示。 [2]閻石數字電子技術基礎[M北京:高等教育出版社,2006 3」任駿原.用 Multisim仿真軟件分析觸發器的狀態變化過程 「□ ]實驗科學與技術,2011,9(1):53-56. ren JuTI-yuHnI The shale Iransilion analyzing of lip-llop b multisim[J]. Experiment Science Technology, 2011, 9(1) 53-56 4」』任駿原. Multisim在觸發器工作波形分祈中的應用山J.現代 電子技術,2010,33(15):184-186 ren Jun-yuan. An application of multisim to the working wave analyzing of flip-flop[J]. Modern Electronics Technique IY/T AD A+D c sirg Nor| Auto Nione 2010,33(15):184-186. 圖3仿真時序圖波形 5」任駿原.電子抆木課程CAl教學模式的探索與實踐山.電氣 Fig. 3 Timing diagram of simulation 電子教學學報,2009,31(4):99-100 圖3中,由上至下依次為時鐘脈沖信號CIK、異步置0 REN Jun-yuan. The exploring and practice of CAI teachin 信號~CLR、狀態輸出信號QOD的波形 mode of electronics technology course[J]Journal of Electrical 從左至右觀察圖3可看出:第1個時鐘脈沖信號CLK上 electronic Education, 2009, 31(4): 99-100 升沿到來后計數器的狀態為ρQQn=0001,^CLR=1;第26]任駿原.基于次態卡諾圖的丿k激勵函數最小化方法及時 個時鐘脈沖信號CLK上升沿到來后計數器的狀態為 序邏堽電路自啟動設計圓浙江大學學報:理學版, QQQQ=0010,~CLR=1;第3個時鐘脈沖信號CLK上升沿 2010,37(4):425-427 到來后計數器的狀態為QQQ2Q0011,~CLR=1;第4個時 rEN Jun-yuan. Minimization method of J and K excitation 鐘脈沖信號CK上升沿到米后計數器的狀態為 Q1QQHQA= function based on next-state karnaugh maps and self-starting 0100,~CLR=1;第5個時鐘脈沖信號CLK上升治到來后計數 de cuits [].Journal of Zhejiang 器的狀態為Q!A=0101,~CIR=1;第6個時鐘脈沖信號 University: Science Edition, 2010, 37(4): 425-427 CLK上升沿到來后計數器的狀態為QQQA=010,~CLR=[7]張晶,李心廣基于№ulin的電路設計與仿真!計算機仿 1;第7個時鐘脈沖信號CLK上升沿到來后計數器的狀態為 真,2005,22(5):l09-152 Q(QQ1=011,CLR=1;第8個時鐘脈沖信號CLK上升沿 ZHANG Jing, LI Xin-guang Multisim based schematic design 到來后計數器的狀態為QQQQ=1000,~CLR=1;第9個時 and simulation[J]. Computer Simulation, 2005, 22(5): 109-152 鐘脈沖信號CIK上升沿到來后計數器的狀杰為QQQ=[8]任駿原.數宇電子技術實驗教學模式的改革與實踐門渤 1001,~CLR=1;第10個時鐘脈沖信號CLK上升沿到來后計 每大學學報:自然科學版,2010,31(2):165-167. 數器進入Qρ=1010的過渡狀態,使~CLR=0,持續暫短 ren Jun-yuan. The reformation and practice of digital 時間后計數器異步置零,使 QnQQRQ=0000。 electronics practice teaching mode[j Journal of Bohai 經過10個時鐘尿沖信號作月后完成一個計數周期的循 Universily: Nalural Science Edilion, 2010, 31(2): 165-167