資源簡介
IIC總線 Verilog FGPA模塊實現(xiàn) 注釋詳盡 初學(xué)必備,實現(xiàn)了IIC讀寫EEPROM,已封裝成模塊,實例中為了testbench測試,將寫入的數(shù)據(jù)變成了固定值,注釋詳盡,初學(xué)者也能明白,本人初學(xué)時編寫,完整測試通過 /*** * clk50M : 50M輸入時鐘 * resetKey : 復(fù)位信號 * IIC_SDA : IIC數(shù)據(jù)接口 * IIC_SCL : IIC控制時鐘接口 * RWSignal : 讀寫信號,讀1,寫0 * startSignal : 開始執(zhí)行讀命令信號,上升沿觸發(fā)開始 * readLen : 需要讀取的字節(jié)個數(shù)
代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????文件???????16320??2015-10-12?19:58??IICTest0.v
?????文件????????6937??2015-10-12?20:38??IICTestbench.v
-----------?---------??----------?-----??----
?????文件???????16320??2015-10-12?19:58??IICTest0.v
?????文件????????6937??2015-10-12?20:38??IICTestbench.v
評論
共有 條評論