資源簡(jiǎn)介
用VHDL語(yǔ)言設(shè)計(jì)一個(gè)16進(jìn)制加減計(jì)數(shù)器,計(jì)數(shù)方向可以由外界輸入信號(hào)控制,帶有清零和置位,輸出除了包括計(jì)數(shù)值外還應(yīng)包括進(jìn)位和借位。
代碼片段和文件信息
- 上一篇:PWM1/2程序
- 下一篇:50個(gè)典型電路詳解
評(píng)論
共有 條評(píng)論