91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
AI
其他
DDR3 DRAM開發協議中文版.pdf
收藏(0)
大小: 6.7MB
文件類型: .pdf
金幣: 2
下載: 1 次
發布日期: 2021-04-02
語言
:
其他
標簽
:
DDR3
??
Verilog
??
DRAM
??
79-3F
??
ddr3協議
??
高速下載
資源簡介
DDR3開發必備,內容由標準的英文版本翻譯而來,對開發DDR3 DRAM的開發者由很大的幫助。DDR3屬于SDRAM家族的存儲器產bai品,提供相較于DDR2 SDRAM更高的運行性能與更低的du電壓,是DDR2 SDRAM(四倍數據率同步動態隨機存取存儲器)的后繼者(增加至八倍)。
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
JESD79-2F_Nov_2009
下一篇:
JESD79-3F.PDF (DDR3 內存規格)
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關資源
用Verilog語言寫的CPLD和MCU通訊的SPI接口
ARM9指令cache的verilog代碼
關于DDR3信號扇出和走線問題解析
ddr_verilog
FPGA實現單極性SPWM調制
JESD209-3B LPDDR3 jedec spec
uart_tx.zip
基于Verilog的cordic反正切FPGA例程
SystemVerilog驗證測試平臺編寫指南(中
基于Verilog的交通燈設計EDA課程設計
數字信號處理的FPGA實現Verilog源碼
verilog硬件描述語言程序設計與實踐教
Ultraedit環境下配置verilog語法高亮的字
8 位cpu的verilog
中值濾波算法Quartus實現
hdb3的Verilog HDL編碼
ZEDBoard實現OV7725顯示Verilog
簡單CPU的Verilog設計
基于verilog的oc8051IP核
CRC_GEN_CONFIGUABLE.rar
Notepad Verilog 插件nppVerilog
AES高級加密算法的verilog語言實現
FPGA_W5500源碼
AD7689.rar
16分頻器的Verilog HDL程序源代碼
10/100/1000M以太網verilog hdl實現源碼
反應計時器設計+毫秒計時器+延時計數
ad5305控制程序
精通Verilog HDL_IC設計核心技術實例詳解
FFT(快速傅里葉變換)的FPGA實現
×
×
關于
發布源碼
版權說明
川公網安備 51152502000135號
蜀ICP備17041055號
舉報郵箱softcode@aliyun.com