和基于ASIC（專用集成電路）的時鐘電路相比，基于FPGA（現場可編程門陣列）的時鐘電路有其自身的特點。FPGA一般提供其專用時鐘資源搭建時鐘電路，相應的綜合工具也能夠自動使用這些資源，但是針對于門控時鐘和時鐘分頻電路，如果直接使用綜合工具自動處理的結果，會造成較大的時鐘偏差。通過合理使用DCM（數字時鐘管理單元）和BUFGMUX（全局時鐘選擇緩沖器）等FPGA的特殊資源，手動搭建時鐘電路，可以盡可能地減少時鐘偏差對電路時序的影響。