在現(xiàn)代數(shù)字通信系統(tǒng)中, 對(duì)數(shù)據(jù)誤碼率的要求越來(lái)越高, 通常一般的糾錯(cuò)碼的糾錯(cuò)能力有限并且當(dāng)發(fā)生連續(xù) 長(zhǎng)度比較大的錯(cuò)誤時(shí)很難糾錯(cuò), 所以現(xiàn)代數(shù)字通信系統(tǒng)中采用交織與解交織的技術(shù)來(lái)減少數(shù)據(jù)錯(cuò)誤的發(fā)生, 基于歐洲 標(biāo)準(zhǔn)的DVB 數(shù)字電視通信系統(tǒng)中, 都采用了這種交織與解交織技術(shù)。本文通過(guò)研究交織與解交織的原理, 用FPGA 來(lái)實(shí)現(xiàn)卷積交織, 并且通過(guò)Mo delsim 工具進(jìn)行功能仿真, 利用Synplify 綜合工具進(jìn)行綜合, ISE 實(shí)現(xiàn)布局布線驗(yàn)證實(shí) 現(xiàn)效果。