Verilog HDL交通燈設(shè)計(jì)

大小: 719KB

文件類型: .doc

金幣: 1

下載: 0 次

發(fā)布日期: 2021-05-10
語言: 其他
標(biāo)簽: Verilog??HDL??FPGA??

高速下載

資源簡介

這是大學(xué)期間我上VerilogHDL的交通燈設(shè)計(jì)實(shí)驗(yàn)報(bào)告，報(bào)告中除了包括正確測試后的程序代碼，我還加入了非常詳細(xì)的注釋。為了讓讀者更好理解交通燈程序代碼和編寫代碼的思路，我還特意精心繪制了交通燈程序模塊間的結(jié)構(gòu)圖和狀態(tài)圖。

資源截圖

小圖大圖

代碼片段和文件信息

上一篇：依米康智能空調(diào)通訊協(xié)議
下一篇：Verilog HDL 七段數(shù)碼管倒計(jì)時(shí)效果

挑錯(cuò)
打印

Verilog HDL 七段數(shù)碼管倒計(jì)時(shí)效果
Verilog可綜合與不可綜合語句匯總
verilog 學(xué)習(xí)
nand flash coontroller 程序verilog
VHDL 0-99計(jì)數(shù)器
用VHDL設(shè)計(jì)CRC發(fā)生器和校驗(yàn)器
基于verilog語言的8位CPU設(shè)計(jì)
用verilog語言寫的CPU，支持外部中斷與
一個(gè)簡單雙核CPU的verilog實(shí)現(xiàn)加中斷、
基于FPGA的2FSK調(diào)制器的實(shí)現(xiàn)--大學(xué)作業(yè)
8B10B代碼Verilog
ISE仿真教程
VHDL的延時(shí)程序
快速傅里葉變換FFT的VHDL代碼
16bitALU-verilog
BPSK的VHDL語言源代碼
VHDL洗衣機(jī)控制器課程設(shè)計(jì).doc
verilog實(shí)現(xiàn)60進(jìn)制計(jì)數(shù)器
verilog 十進(jìn)制計(jì)數(shù)器
verilog設(shè)計(jì)2倍頻
自己編寫的xilix ddr3 IP核用戶接口ver
匹配濾波器Verilog代碼
基于VHDL語言的循環(huán)碼編譯碼系統(tǒng)的設(shè)
verilog寫的基于狀態(tài)機(jī)的自動(dòng)售貨機(jī)
vhdl洗衣機(jī)控制系統(tǒng)
單片機(jī)數(shù)字萬年歷--VHDL全套資料
vhdl延時(shí)程序
使用硬連線控制器的CPU設(shè)計(jì)
基于verilog語言的mips的CPU模型
8051IP核Verilog和VHDL代碼全集D：DW8051（

91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级

Verilog HDL交通燈設(shè)計(jì)

資源簡介

資源截圖

代碼片段和文件信息

評論

相關(guān)資源