91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
AI
其他
Verilog HDL 七段數碼管倒計時效果
收藏(0)
大小: 179KB
文件類型: .doc
金幣: 1
下載: 0 次
發布日期: 2021-05-10
語言
:
其他
標簽
:
Verilog
??
HDL
??
倒計時
??
高速下載
資源簡介
這是大學期間我上VerilogHDL的七段數碼管倒計時效果實驗報告,報告中除了包括正確測試后的程序代碼,我還加入了非常詳細的注釋。為了讓讀者更好理解程序代碼和編寫代碼的思路,我還特意精心繪制了交通燈程序模塊間的結構圖。
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
Verilog HDL交通燈設計
下一篇:
數值計算方法與算法試題及答案
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關資源
八三編碼器設計 VHDL代碼 簡單,包附
數字頻率合成dds正弦波基于FPGA的DDS產
3人表決器 QuartusII
基于MIPS指令集的32位CPU設計與Verilog語
Verilog FPGA UART串口控制器
六路智能搶答器VHDL語言
gmsk調制在FPGA上實現
一個簡單的verilog編寫的DMA IP CORE,和
vhdl與lcd1602實現的多控制電子鐘
硬件課程設計—流水燈(quartus軟件
Verilog按鍵代碼
verilog的PCI源代碼,非常詳細,頂層模
ASK調制與解調VHDL程序及仿真
紅外循跡小車VHDL程序
VHDL學習及實例(100個例子)
VHDL 7人表決器
CPLD Verilog數字密碼鎖 源碼
VHDL語言編寫的100實用的例程
VHDL寫的四人搶答器
lcd12864的VHDL程序
基于VHDL的交通燈控制器設計
VHDL帶分頻功能的函數發生器實現六種
verilog 實現任意分頻方法
DE2模擬的交通紅綠燈
SPI Master 的Verilog源代碼
基于VGA的Flappy Bird的Verilog實現(源碼
數字鐘
Verilog的135個經典設計
verilog 4×4矩陣鍵盤
Quartus EDA交通燈控制電路的設計實訓報
×
×
關于
發布源碼
版權說明
川公網安備 51152502000135號
蜀ICP備17041055號
舉報郵箱softcode@aliyun.com