資源簡介
FPGA實現DDS正弦波、方波、三角波發生器Verilog程序(已經在Altera的CycloneIII的DE0板子上試驗成功驗證),所有代碼均在此txt文檔里面,只不過里面調用了三個rom查找表(地址寬度10bit,數據寬度10bit)只需要你自己加進去就行了(Quartus里面有這個模塊)。我的板子驗證時能跑到16M,系統時鐘最好選高一點,我選的是150M,呵呵
代碼片段和文件信息
- 上一篇:fld1rr.rar
- 下一篇:通信原理 LabVIEW 3-8 m序列生成代碼
評論
共有 條評論