本實例將用到FPGA內部的PLL資源，輸入FPGA引腳上的25MHz時鐘，配置PLL使其輸出4路分別為12.5MHz、25MHz、50MHz和100MHz的時鐘信號，這4路時鐘信號又分別驅動4個不同位寬的計數器不停的計數工作，這些計數器的最高位最終輸出用于控制4個不同的LED亮滅。下面一起來學習一下