鎂光SDRAM仿真模型 `timescale 1ns / 1ps module mt48lc32m16a2 (Dq, Addr, Ba, Clk, Cke, Cs_n, Ras_n, Cas_n, We_n, Dqm); parameter addr_bits = 13; parameter data_bits = 16; parameter col_bits = 10; parameter mem_sizes = 8388607; //每個bank尋址空間的大小 inout [data_bits - 1 : 0] Dq; input [addr_bits - 1 : 0] Addr; input [1 : 0] Ba; input Clk; input Cke; input Cs_n; input Ras_n; input Cas_n; input We_n; input Dqm;