由于這幾天比較閑，把手里空閑的ad7606 ad模塊Verilog用FPGA調通了，實現ad7606 8通道同步采集，并16bit行輸出，代碼簡單，親測可行，只是結果未轉化，需要自己轉化。