91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
FPGA實現(xiàn)ddsISE實現(xiàn)
收藏(0)
大小: 292KB
文件類型: .pdf
金幣: 1
下載: 0 次
發(fā)布日期: 2021-06-17
語言
:
其他
標(biāo)簽
:
FPGA
??
DDS
??
ISE
??
文章
??
單片機
??
高速下載
資源簡介
上次說了dds的原理,這次我們用FPGA來實現(xiàn)dds。因為dds在da之前都是數(shù)字器件,所以我們可以用FPGA來實現(xiàn)dds的前兩個部分。
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
基于ADSP21160的數(shù)字信號處理系統(tǒng)設(shè)計
下一篇:
如何理解鋰離子電池的電化學(xué)阻抗譜
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關(guān)資源
intel fpga opencl 編程指南
使用verilog以及VHDL編寫的將串口數(shù)據(jù)轉(zhuǎn)
常見的乘法器Verilog源代碼及仿真結(jié)果
USB在FPGA上的實現(xiàn)源碼
FPGA Spartan6開發(fā)原理圖
數(shù)電實驗 交通燈 VHDL
cordic算法的NCO在FPGA中的實現(xiàn)
fpga實現(xiàn)曼徹斯特編碼
FPGA高性能查找表的設(shè)計與實現(xiàn)
基于FPGA的線性卷積的實時實現(xiàn).docx
verilog交通燈控制
FPGA實驗報告及程序 包括花樣彩燈 流
在FPGA上設(shè)計漢明碼的編碼器和解碼器
基于FPGA的數(shù)字時鐘可調(diào)時BASYS2絕對有
噪聲圖noisemap
quartus II license 17 18 19
Xilinx ISE 13.4破解 license
Xilinx_ISE_14.6破解
ad7928 verilog驅(qū)動
破解sys_cpt.dll+Quartus_II_11.0_SP1_x64破解器
vivado FFT 9.0版本AXIS總線 IP使用及仿真
串口通信 pc機到FPGA verilog語言
DSP芯片的uPP接口與FPGA通信代碼
基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn)
計組課設(shè)基于FPGA的CPU設(shè)計
ISE10.1破解
8位全加器EGO1FPGA實現(xiàn)
FPGA的圖像邊緣檢測
高速數(shù)據(jù)采集系統(tǒng)
光纖陀螺信號解調(diào)代碼
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
川公網(wǎng)安備 51152502000135號
蜀ICP備17041055號
舉報郵箱2121503599@qq.com