資源簡介
FPGA輸入端口：CLR ,CLK , ALE , WR , DATA_P0 [7..0] , DATA_P2[7..0] ;
FPGA輸出端口：SCLK , SDATA , LD ;
16并轉16位同步串出
代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????文件???????1408??2013-01-09?17:10??no1.vhd
?????文件??????14612??2013-01-09?17:11??no1.vwf
?????文件???????1265??2012-12-26?12:15??no1.qpf
-----------?---------??----------?-----??----
????????????????17285????????????????????3
-----------?---------??----------?-----??----
?????文件???????1408??2013-01-09?17:10??no1.vhd
?????文件??????14612??2013-01-09?17:11??no1.vwf
?????文件???????1265??2012-12-26?12:15??no1.qpf
-----------?---------??----------?-----??----
????????????????17285????????????????????3
- 上一篇：TCPUDP測試工具.rar
- 下一篇：高校會議議程管理系統
評論
共有 條評論