91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
其他
上傳
VIP購(gòu)買
登錄
注冊(cè)賬號(hào)
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫(kù)
模板
AI
其他
基于CPLD_FPGA的數(shù)字通信系統(tǒng)建模與設(shè)計(jì)
收藏(0)
大小: 13.82MB
文件類型: .pdf
金幣: 1
下載: 0 次
發(fā)布日期: 2023-07-08
語言
:
其他
標(biāo)簽
:
CPLD
??
FPGA
??
高速下載
資源簡(jiǎn)介
不好意思呀,上次發(fā)的資源有問題,在其他機(jī)子上好像打不開,這次發(fā)的都是Pdf格式的,鄭重向大家道歉。還有,大家需要什么書,不限哪一方面的,可以發(fā)我郵箱。我郵箱:weiwenhui91@163.com
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
FRM handbook + notes 中文版打包
下一篇:
CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程
挑錯(cuò)
打印
評(píng)論
共有
條評(píng)論
舉報(bào)
頂一次
踩一次 1400 次
相關(guān)資源
CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程
基于RGMII的以太網(wǎng)MAC的FPGA實(shí)現(xiàn)代碼
FPGA設(shè)計(jì)指南器件、工具和流程
FPGA異構(gòu)計(jì)算——基于OpenCL的開發(fā)方法
FPGA自學(xué)筆記——設(shè)計(jì)與驗(yàn)證jmb
基于DAC904的FPGA DDS正弦信號(hào)發(fā)生
DE0 Altera Cyclone III FPGA 實(shí)驗(yàn)板
多媒體處理FPGA實(shí)現(xiàn)-System Generator篇
基于FPGA的SOPC嵌入式系統(tǒng)設(shè)計(jì)與典型
Altera_FPGA_CPLD設(shè)計(jì)基礎(chǔ)篇+高級(jí)篇(第
X-HDL v4.21 +破解工具+破解教程
FPGA異構(gòu)計(jì)算 基于OpenCL的開發(fā)方法
FPGA俄羅斯方塊
基于EDK的FPGA嵌入式系統(tǒng)開發(fā)
Zybo視頻處理套件資料
zcu104 SDSoC2018.2 Platform with DP
基于FPGA的數(shù)字示波器
基于FPGA的數(shù)字電壓表
FPGA黑金AX545/AX516教程
基于FPGA的串口發(fā)送彩色圖片數(shù)據(jù)至
Xilinx FPGA MicroBlaze實(shí)現(xiàn)串口
ov5640攝像頭圖像采集顯示系統(tǒng)
Design Recipes for FPGAs Using Verilog and VHD
RS485 Verilog通信程序及開發(fā)資料
基于FPGA的矩陣乘法器
《基于Altera FPGA CPLD 的電子系統(tǒng)設(shè)計(jì)及
Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[夏宇聞]第四
無線通信FPGA設(shè)計(jì)
FPGA應(yīng)用開發(fā)入門與典型+FPGA的開發(fā)流
基于Quartus II的數(shù)字系統(tǒng)Verilog HDL設(shè)計(jì)
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
川公網(wǎng)安備 51152502000135號(hào)
蜀ICP備17041055號(hào)
舉報(bào)郵箱softcode@aliyun.com