本書深入地探討了Verilog編程，分為七個部分：設(shè)計原則、語言特性、書寫文檔、高級設(shè)計、時鐘和復(fù)位、驗(yàn)證之路、其他介紹。本書對這些部分做了重點(diǎn)的探討：Verilog編碼風(fēng)格、Verilog-2001的新特性、簡潔高效的編程、容易出錯的語言元素、可配置設(shè)計、時鐘生成、復(fù)位設(shè)計、驗(yàn)證方法等。另外，本書還對SystemVerilog做了簡單的介紹。