資源簡介
1. 在基于全加器基礎上,增加寄存器和D觸發器的結構
2. 可進行無符號數的處理,且可異步復位
3. VHDL代碼以及RTL netlist
4. 時序邏輯仿真以及仿真結果分析
2. 可進行無符號數的處理,且可異步復位
3. VHDL代碼以及RTL netlist
4. 時序邏輯仿真以及仿真結果分析
代碼片段和文件信息
?屬性????????????大小?????日期????時間???名稱
-----------?---------??----------?-----??----
?????文件?????221228??2020-04-06?16:37??74LS192\74LS192的VHDL實現.docx
?????目錄??????????0??2020-04-06?16:38??74LS192
-----------?---------??----------?-----??----
???????????????221228????????????????????2
-----------?---------??----------?-----??----
?????文件?????221228??2020-04-06?16:37??74LS192\74LS192的VHDL實現.docx
?????目錄??????????0??2020-04-06?16:38??74LS192
-----------?---------??----------?-----??----
???????????????221228????????????????????2
- 上一篇:學生成績管理系統(數據庫設計)
- 下一篇:計算所保研面試.docx
評論
共有 條評論