SMS4是用于WLAN的國內官方公布的第一個商用密碼算法，具有較好 的抗破解能力。本論文提出了一種新型的基于FPGA硬件實現的SMS4分組密碼算 法電路的設計。相較于常用的流水線設計方法和迭代設計方法，此設計將流水線 和迭代運算相結合，結合了前者較高處理速度和后者較小實現面積的優點，達到 了較好的性能，對WLAN商用密碼算法的FPGA硬件實現有參考意義。通過 Quartus II 8.0軟件時序仿真驗證了此設計的正確性，并使用以Cyclone II FPGA 芯片為核心的DE2開發板驗證了此設計的可實現性。