（本人 小論文 代碼，通過驗(yàn)證） 本文提出一種新的FIR濾波器FPGA實(shí)現(xiàn)方法。討論了分布式算法原理，并提出了基于分布式算法FIR濾波器的實(shí)現(xiàn)方法。通過改進(jìn)型分布式算法結(jié)構(gòu)減少硬件資源消耗，用流水線技術(shù)提高運(yùn)算速度，采用分割查找表方法減小存儲(chǔ)規(guī)模，并在Matlab和Modelsim仿真平臺(tái)得到驗(yàn)證。 為了節(jié)省FPGA邏輯資源、提高系統(tǒng)速度，設(shè)計(jì)中引入了分布式算法實(shí)現(xiàn)有限脈沖響應(yīng)濾波器(Finite Impulse Response, FIR)。由于FIR濾波器在實(shí)現(xiàn)上主要是完成乘累加MAC的功能，采用傳統(tǒng)MAC算法設(shè)計(jì)FIR濾波器將消耗大量硬件資源。而采用分布式算法 (Distributed Arithmetic, DA)，將MAC運(yùn)算轉(zhuǎn)化為查找表(Look-Up-Table, LUT)輸出，不僅能在硬件規(guī)模上得到改善，而且更易通過實(shí)現(xiàn)流水線設(shè)計(jì)來提高速度。因此本文采用分布式算法設(shè)計(jì)一個(gè)可配置的FIR濾波器，并以31階的低通FIR濾波器為例說明分布式算法濾波器結(jié)構(gòu)。