91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程 第3版 夏宇聞 2013 帶書簽
收藏(0)
大小: 157.21MB
文件類型: .pdf
金幣: 1
下載: 0 次
發(fā)布日期: 2022-12-23
語言
:
其他
標(biāo)簽
:
Verilog
??
第3版
??
夏宇聞
??
高速下載
資源簡介
北航出版社,夏宇聞老師編著的《Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程》 第3版,2013 帶目錄書簽。經(jīng)典書籍教材,值得學(xué)習(xí)。
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
GDI+圖形程序設(shè)計(jì).7z
下一篇:
雷達(dá)原理 第5版 [丁鷺飛,耿富錄,陳建春 編著] 2014年版_帶書簽
挑錯(cuò)
打印
評論
共有
條評論
舉報(bào)
頂一次
踩一次 1400 次
相關(guān)資源
Verilog編程藝術(shù)
Xilinx ISE Design Suite FPGA開發(fā)實(shí)用教程
Verilog與SystemVerilog編程陷阱 如何避免
精通Verilog HDL:IC設(shè)計(jì)核心技術(shù)詳解
基于FPGA的數(shù)字圖像處理原理及應(yīng)用(
數(shù)字系統(tǒng)設(shè)計(jì)與VERILOG HDL第5版 2014.0
FPGA數(shù)字邏輯設(shè)計(jì)教程--Verilog.pdf
Verilog 語言設(shè)計(jì)單周期MIPS CPU42條指令
Digital Logic Design Using Verilog Coding and
數(shù)字邏輯基礎(chǔ)與Verilog設(shè)計(jì) 原書第3版
Digital Logic Design Using Verilog
systemverilog驗(yàn)證 清晰版
計(jì)算機(jī)組成原理與設(shè)計(jì)Verilog版
數(shù)字邏輯基礎(chǔ)與verilog設(shè)計(jì)198632
system verilog一系列書籍
verilog入門書籍
Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(第3版) 夏
通過USB下發(fā)一張圖片到DDR3并顯示在
Verilog 音樂播放編程
i2c master 的verilog源碼---第二版,控制
夏宇聞-verilogHDL入門5部所有資料.zip
小梅哥FPGA自學(xué)筆記書本源碼
verilog語言的HDMI模塊
FPGA數(shù)字邏輯設(shè)計(jì)教程--Verilog(2010 鄭
數(shù)字邏輯基礎(chǔ)與Verilog設(shè)計(jì)
數(shù)字設(shè)計(jì)和計(jì)算機(jī)體系結(jié)構(gòu)_第二版
Verilog數(shù)字系統(tǒng)課程設(shè)計(jì) 出租車計(jì)價(jià)器
Advanced Digital Design With the Verilog HDL 2
verilog LM75A溫度傳感器
Verilog HDL高級數(shù)字設(shè)計(jì)第二版
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
川公網(wǎng)安備 51152502000135號
蜀ICP備17041055號
舉報(bào)郵箱softcode@aliyun.com