91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
數(shù)字邏輯基礎與Verilog設計
收藏(0)
大小: 105.12MB
文件類型: .pdf
金幣: 1
下載: 0 次
發(fā)布日期: 2022-05-06
語言
:
其他
標簽
:
Verilog
??
高速下載
資源簡介
數(shù)字邏輯基礎與Verilog設計中文版,原書第3版,斯蒂芬·布朗
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
2019王道計算機組成原理考研復習指導
下一篇:
整理的AD常用原理圖庫、封裝庫、集成庫
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關(guān)資源
數(shù)字設計和計算機體系結(jié)構(gòu)_第二版
Verilog數(shù)字系統(tǒng)課程設計 出租車計價器
Advanced Digital Design With the Verilog HDL 2
verilog LM75A溫度傳感器
Verilog HDL高級數(shù)字設計第二版
零基礎學FPGA基于AlteraFPGA器件VerilogH
使用verilog實現(xiàn)基于FPGA的UART串口收發(fā)
nand flash verilog model
基于UDP協(xié)議以太網(wǎng)通信的fpga實現(xiàn)ver
JPEG圖像處理verilog詳解以及代碼實現(xiàn)
FPGA數(shù)字跑表設計
FPGA實現(xiàn)FFT算法的Verilog 源程序
EDA電子琴設計課程設計完整代碼
家用防盜報警器的Verilog源代碼及原理
電子密碼鎖verilog語言程序代碼.zip
Verilog課程設計自動售貨機
DE2-115上以RGMII模式發(fā)送ARP測試包Veri
用verilog語言編寫的交通燈FSM
verilog實現(xiàn)的4位節(jié)省進位乘法器
AES 加密verilog代碼
序列檢測器\\電平信號_000_001_011_111_序
verilog 編寫的流水燈程序
16bit加法器減法器設計.zip
基于Verilog二分頻的testbench源碼
Verilog HDL 實現(xiàn)的數(shù)字下變頻(DDC)設
利用fpga測量輸入信號的頻率大小
基于ram的簡易串口數(shù)據(jù)收發(fā)系統(tǒng)
單周期處理器
簡易電子琴Verilog工程
AES256verilog代碼
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
川公網(wǎng)安備 51152502000135號
蜀ICP備17041055號
舉報郵箱softcode@aliyun.com