91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數(shù)據(jù)庫
模板
其他
FPGA電子琴設(shè)計(jì)教程
收藏(0)
大小: 135KB
文件類型: .ppt
金幣: 1
下載: 0 次
發(fā)布日期: 2021-01-04
語言
:
其他
標(biāo)簽
:
FPGA
??
高速下載
資源簡介
1.設(shè)計(jì)一個(gè)八音電子琴 2.由鍵盤輸入控制音響,同時(shí)可自動(dòng)演奏樂曲。 3.用戶可以將自己編制的樂曲存入電子琴,演奏時(shí)可選擇鍵盤輸入樂曲或者已存入的樂曲。
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
頻率計(jì)含proteus仿真
下一篇:
基于STM32F103的正負(fù)15V和80V電源輸出原理圖
挑錯(cuò)
打印
評論
共有
條評論
舉報(bào)
頂一次
踩一次 1400 次
相關(guān)資源
FPGA實(shí)現(xiàn)FFT (設(shè)計(jì)報(bào)告+源代碼)
18個(gè)手把手教你FPGA的入門實(shí)驗(yàn)
畢業(yè)論文OFDM 通信系統(tǒng)基帶數(shù)據(jù)處理部
Altera公司的Verilog Coding st
yle
ws2812驅(qū)動(dòng)代碼FPGA ALTERA
基于FPGA cyclone II 的LCD顯示verilog代碼
EDA技術(shù):正弦信號發(fā)生器設(shè)計(jì)
無線通信fpga設(shè)計(jì)田耘
FPGA直接驅(qū)動(dòng)LCD12864的Verilog程序
fpga數(shù)字電壓表設(shè)計(jì)
基于fpga的dds信號發(fā)生器的代碼
哈工大計(jì)算機(jī)設(shè)計(jì)與實(shí)踐cpu源碼及報(bào)
FPGA數(shù)字頻率計(jì)的設(shè)計(jì)中英對照外文文
ad7705verilog程序
華為FPGA設(shè)計(jì)規(guī)范Verilog_HDL
基于單片機(jī)AT89C52的簡易電子琴設(shè)計(jì)報(bào)
verilog 交通燈
基于FPGA的Verilog HDL語言數(shù)字鐘
fpga flash control verilog
FPGA實(shí)現(xiàn)信號延時(shí)的方法
88E1111的FPGA開發(fā)板的原理圖
CAN驅(qū)動(dòng)器-MCP2515-接口程序-Verilog
FPGA-I2C-讀LM75BDP溫度傳感器-驅(qū)動(dòng)程序
按鍵加減程序—fpga
基于FPGA的多功能波形發(fā)生器的設(shè)計(jì)與
基于FPGA數(shù)字頻率計(jì)設(shè)計(jì)
基于FPGA的搶答器設(shè)計(jì)
verilog控制AD7706程序
基于 Altera FPGA 的多路搶答器
FPGA驅(qū)動(dòng)TVP5150的調(diào)試報(bào)告
×
×
關(guān)于
發(fā)布源碼
版權(quán)說明
蜀ICP備17041055號
舉報(bào)郵箱2121503599@qq.com