91av视频/亚洲h视频/操亚洲美女/外国一级黄色毛片 - 国产三级三级三级三级
源碼之巔峰
全部資源
全部資源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
上傳
VIP購買
登錄
注冊賬號
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
數據庫
模板
其他
基于FPGA的Verilog HDL語言數字鐘
收藏(0)
大小: 34KB
文件類型: .doc
金幣: 1
下載: 0 次
發布日期: 2021-01-10
語言
:
其他
標簽
:
Verilog
??
數字鐘
??
高速下載
資源簡介
基于FPGA的Verilog HDL語言數字鐘基于FPGA的Verilog HDL語言數字鐘基于FPGA的Verilog HDL語言數字鐘基于FPGA的Verilog HDL語言數字鐘
資源截圖
小圖
大圖
代碼片段和文件信息
上一篇:
2020年中國行政區劃二級市標準GB-T2260EXCEL版本.xlsx
下一篇:
IDL 核K均值聚類
挑錯
打印
評論
共有
條評論
舉報
頂一次
踩一次 1400 次
相關資源
《計算機原理與設計:Verilog HDL版》-李
數字鐘Multisim仿真
基于Multisim的數字電路課程設計 數字
華為 Verilog_HDL_三套教程
Verilog 編寫基于SRAM 的代碼
Altera公司的Verilog Coding st
yle
Notepad++下Verilog自動完成的配置文件
Verilog夏宇聞 數字系統設計課后題答案
Verilog8b10b編碼
quartus 7.0 多功能數字鐘
Master SPI的Verilog源代碼(包括文檔 測
Proteus 仿真 數字鐘
Verilog ADV7123的PAL D控制信號
基于FPGA cyclone II 的LCD顯示verilog代碼
占空比,幅值和步進可調的DDS輸出,
32位進位選擇加法器
[traffic]設計并實現一十字路口的紅、
FPGA直接驅動LCD12864的Verilog程序
Verilog HDL 矩陣鍵盤掃描
verilog一維DCT算法程序
北航計組代碼四p5--Verilog流水線
北航計組實驗代碼五p6--Verilog流水線
spi flash verilog simulation model仿真模型
高速緩存(Cache)的Verilog代碼
基于VHDL的多功能數字鐘
ad7705verilog程序
華為FPGA設計規范Verilog_HDL
用Verilog寫的等效采樣程序
verilog-XL操作手冊
verilog 交通燈
×
×
關于
發布源碼
版權說明
蜀ICP備17041055號
舉報郵箱2121503599@qq.com