本書根據(jù)EDA課程教學(xué)要求，以提高數(shù)字設(shè)計能力為目的，系統(tǒng)闡述FPGA數(shù)字系統(tǒng)開發(fā)的相關(guān)知識，主要內(nèi)容包括EDA技術(shù)概述、FPGA/CPLD器件、VHDL硬件描述語言等。全書以Quartus Prime、ModelSim等軟件為平臺，以VHDL’87和VHDL’93語言標(biāo)準(zhǔn)為依據(jù)，基于DE2-115實驗平臺，以可綜合的設(shè)計為重點，通過大量經(jīng)過驗證的數(shù)字設(shè)計實例，闡述數(shù)字系統(tǒng)設(shè)計的方法與技術(shù)，由淺入深地介紹VHDL工程開發(fā)的知識與技能。 [1]